Sneak Path: The problem of memristor array

1. Sneak Path 정의

• 스닉 패스는 크로스바 어레이에서 특정 셀(cell)을 읽거나 쓸 때, 선택되지 않은 다른 셀들을 통해 원하지 않는 전류가 흐르는 현상 (새는 전류)
• 올바른 셀에서 측정되어야 할 신호를 왜곡시켜 데이터의 오독(誤讀, incorrect reading)을 유발
• 메모리의 신뢰성과 정확도를 크게 떨어뜨림

2. Sneak Path 발생 원리

→ 고저항 상태(HRS)의 셀을 읽으려 할 때 저저항 상태(LRS)의 셀들이 어떻게 '지름길'을 만들어 전류를 흘려보내는지를 이해

(1) Sneak Path 지름길이 생기는 회로적 원리

• 행과 열의 격자 형태로 교차하는 구조의 교차점에 멤리스터 소자가 위치
• passive array 구조에서 특정 셀을 읽을 때, 해당 셀이 속한 행과 열에만 전압을 인가
• 나머지 셀이 속한 행과 열은 접지 또는 부동 상태로 둠
• 예시
  • 선택된 경로 (Desired Path)
    • 측정하려는 전류는 1번 행(Row 1)에 전압 $V_{read}$를 인가하고 1번 열(Column 1)에 접지(0V)를 연결했을 때, (1,1) 셀을 통해 흐르는 전류
    • 이상적으로는 이 전류만 측정되어야 함
  • 원치 않는 지름길 (Sneak Path)
    • 전류는 저항이 가장 낮은 모든 가능한 경로를 통해 흐르려는 경향이 있음
    • 특히, (1,1) 셀이 고저항 상태(HRS)에 있을 때, 다음과 같은 경로들이 '지름길'이 되어 전류를 흘려보냄
      • 경로 A: 1번 행 → (1,2) 셀(LRS) → 2번 열 → (2,2) 셀(LRS) → 2번 행 → (2,1) 셀(LRS) → 1번 열 → 접지
      • 경로 B: 1번 행 → (1,3) 셀(LRS) → 3번 열 → (3,3) 셀(LRS) → 3번 행 → (3,1) 셀(LRS) → 1번 열 → 접지
    • 이러한 지름길들은 모두 저저항 상태(LRS)의 셀들로 구성되어 있어, 전체 저항이 매우 낮음

(2) 고저항 상태(HRS)의 오독

• 지름길들은 마치 여러 개의 저항이 병렬로 연결된 것과 같음
• 이 병렬 회로는 선택된 셀(1,1)의 고저항 경로와 병렬로 연결되어 총 전류를 측정하는 지점(1번 열)으로 전류를 보냄
• 예시
  • 선택된 셀은 고저항 상태(HRS)이므로, 이 경로로 흐르는 전류는 매우 작음
  • 반면, 스닉 패스는 저저항 상태(LRS)의 셀들로 구성되어 있어 이 경로로 흐르는 전류는 매우 큼
• 결과적으로, 1번 열에서 측정되는 총 전류는 (1, 1) 셀을 통한 작은 전류와 여러 스닉 패스를 통한 큰 전류의 합이 됨.
• 시스템은 이 합산된 큰 전류를 읽게 되어, 측정 대상인 (1,1) 셀이 실제로는 고저항 상태임에도 불구하고 저저항 상태로 잘못 판단.

(3) 문제 사항

1. HRS 상태의 셀을 읽을 때 심각한 문제를 일으킴
2. 대규모 크로스바 어레이의 데이터 신뢰도와 전력 소모를 크게 저하시키는 원인

---

3. 나중에 읽어볼 논문

Research progress on solutions to the sneak path issue in memristor crossbar arrays

https://pubs.rsc.org/en/content/articlelanding/2020/na/d0na00100g